This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-066736

(43) Date of publication of application: 10.03.1995

(51)Int.CI.

HO3M 13/12

H04L 25/03 H04L 25/08

H04L 27/38

(21)Application number: 05-210614

0614 (71)Applicant: SONY CORP

(22)Date of filing:

25.08.1993


(72)Inventor: IKEDA TAMOTSU

(54) VITERBI DECODING DEVICE

(57)Abstract:

PURPOSE: To provide a viterbi decoding device capable of preventing the generation of troubles such as the overflow of state metric values by means of small circuit size.

CONSTITUTION: Repsective ACS circuits 111 to 11n calculate state meteric values SMi and branch metric values BMi corresponding to n states. Subtracting circuits 121 to 12n respectively subtract the minimum value of state metric values which is detected by a minimum value detecting circuit 16 from respective input signals to normalize the input signals. Delay circuits 131 to 13n respectively apply time delay necessary for the minimum value detecting operation of the circuit 16. Adder circuits 141 to 14n respectively add branch meteric values generated by the ACS circuits 111 to 11n to respective input signals. State metric value storing circuits 151 to 15n respectively store state metric values outputted from the circuits 141 to 14n The circuit 16 detects a



minimum value in the state meteric values inputted from the circuits 151 to 15n and inputs the detected value to the circuits 121 to 12n.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration].


[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平7-66736

(43)公開日 平成7年(1995)3月10日


	識別記号	庁内整理番号	FΙ		技術表示箇所
3/12		8730-5 J			
5/03	С	91 99 -5K			
5/08	В	9199-5K			
7/38	•				
		9297-5K	H04L	27/ 00	G
			審查請求	未請求 請求項の数5	OL (全 9 頁)
	特顧平5-210814		(71)出版人	(71)出版人 000002185	
				ソニー株式会社	
	平成5年(1993)8月25日			東京都品川区北品川 6	丁目7番35号
			(72)発明者	池田 保	
				東京都品川区北品川 6	丁目7番35号 ソニ
				一株式会社内	
			(74)代斑人		
×	5/03 5/08	5/03 C 5/08 B 7/38 特顧平5-210614	5/03 C 9199-5K 5/08 B 9199-5K 7/38 9297-5K 特顧平5-210814	5/03 C 9199-5K 5/08 B 9199-5K 7/38 9297-5K H 0 4 L 審查請求 特顧平5-210614 (71)出題人 平成 5 年 (1993) 8 月25日 (72) 発明者	5/03 C 9199-5K 5/08 B 9199-5K 7/38 9297-5K H 0 4 L 27/00 審査請求 未請求 請求項の数 5 特顧平5-210814 (71)出版人 000002185 ソニー株式会社 平成 5 年(1993) 8 月25日 東京都品川区北品川 6

(54) 【発明の名称】 ビタビ復号装置

(57)【要約】

【目的】 小さい回路規模によりステートメトリックの オーバーフロー等の問題の発生を防止可能なビタビ復号 装置を提供することを目的とする。

ACS回路11, ~11, は、n個の状態に 【構成】 対応するステートメトリック SMi およびブランチメト リック B M i を算出する。減算回路 1 21 ~ 12 , は、 入力される信号から最小値検出回路16で検出されるス テートメトリックの最小値を減算して正規化する。遅延 回路131~13 は、入力される信号に、最小値検出 回路16における最小値検出演算に必要な時間の遅延を 与える。加算回路 $14_1 \sim 14_n$ は、入力される信号 に、その時点でACS回路 $11_1 \sim 11_n$ により生成さ れたブランチメトリックを加算する。ステートメトリッ ク記憶回路 I 5₁ ~ 15_n は、加算回路 I 4₁ ~ 14_n から出力されるステートメトリックを記憶する。最小値 検出回路16は、ステートメトリック記憶回路151~ 15。から入力されるステートメトリックの内から最小 値を検出して、減算回路121~121に入力する。



【特許請求の範囲】

【請求項1】 ビタビ復号を行う装置であって、

連続した時系列の受信信号の有する複数の状態にそれぞれ対応したステートメトリックの最小値を、実質的に所定の間隔を隔てた該受信信号のシンボルおきに順次求め、該最小値に基づいて該ステートメトリックそれぞれを正規化する正規化手段を有することを特徴とするビタビ復号装置。

1

【請求項2】前記正規化手段は、少なくとも前記最小値を求める演算に要する時間だけ前記各ステートメトリックに遅延を与える遅延手段と、

該遅延手段により遅延された該各ステートメトリックに それぞれ対応する所定のブランチメトリックを加算する 加算手段とを有し、

該加算手段の加算結果に基づいて前記最小値を求めることを特徴とするビタビ復号装置。

【請求項3】前記所定の間隔は、少なくとも前記最小値を求める演算に要する時間間隔であることを特徴とする請求項2に記載のビタビ復号装置。

【請求項4】前記遅延は、前記受信信号の状態数に対応して変更されることを特徴とする請求項3に記載のビタビ復号装置。

【請求項5】 ビタビ復号を行う方法であって、

連続した時系列の受信信号の有する複数の状態にそれぞれ対応したステートメトリックの最小値を、少なくとも 該最小値を求める演算に要する間隔を隔てた該受信信号 のシンボルおきに順次求め、該最小値に基づいて該ステートメトリックそれぞれを正規化することを特徴とする ビタビ復号方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は衛星放送等の信号の復調 に使用されるビタビ復号装置に関する。

[0002]

【従来の技術】衛星通信システムにおいては、受信信号のS/N比の改善が他の通信システム、例えば有線通信システム等に比較して困難である。従って、衛星通信システムの設計においては、伝送路上での各種障害、妨害によって発生するエラーを訂正する誤り訂正が重視される。誤り訂正を行うための誤り訂正方式は、従来から種々の方式が提案されているが、特に注目されているものにたたみ込み符号化方式(ビタビ復号方式)がある。ビタビ復号方式は、符号系列(パス)の拘束長が短いため情報効率が高い。また、最尤復号方式である上、軟判定を組み合わせることができるため高い訂正能力を有するという特徴を有する。

【0003】たたみ込み符号は、ブロック符号に比べ簡単な装置により誤り訂正能力を高くすることができる。 ビタビ復号方式は、符号化装置として拘束長の短いたた み込み符号化装置、および、復号化装置としてビタビ復 50

号装置を組み合わせた誤り訂正方式であり、たたみ込み 符号を使用する誤り訂正方式の中で最も強力な訂正能力 を有する。

【0004】ビタビ復号装置は、一定長の受信符号系列 (パス)とのユークリッド距離が最も小さい送信符号系 列を存在しうる全ての送信符号系列の中から選択し、それに対応する情報シンボルを決定することにより復号を 行う。送信符号系列の選択は、存在し得るすべての一定 長の送信符号系列の中から、ステートメトリックが最小 となるような送信符号系列を選ぶことにより行われる。 ここで、ステートメトリックとは、ビタビ復号装置の各 内部状態へ到違する符号系列に対応するブランチメトリックの和である。また、ブランチメトリックとは、ゴリックとは、1個 の受信シンボル、および、仮定し得るすべてのシンボル とのユークリッド距離の平方の最小値である。 【0005】以下、一般的なビタビ復号装置を説明す

る。図4は、一般的なビタビ復号装置6の構成を示す図 である。ビタビ復号装置6は、ある符号系列に対応する ブランチメトリックとステートメトリックとの加算、こ の加算結果の最小値の検出、および、加算結果の最小値 の選択を行ういわゆるACS (Add Compare Select)回路63、ステートメトリックを記憶 するステートメトリック記憶回路64、および、加算回 路61、62から構成される。また図4において、信号 BM1および信号SM1は、所定の符号系列(パス)の この時点の状態におけるブランチメトリック(BM)、 および、ステートメトリック(SM)を表し、信号BM 2および信号 SM 2は、別の符号系列のこの時点におけ るブランチメトリック、および、ステートメトリックを 表す。また、上記各部の接続を示す線に付されたSxx の符号は、対応する各部分の入出力信号を示す(以下同 様)。

【0006】以下、ビタビ復号装置6の動作を説明する。ビタビ復号装置6に入力される、各符号系列のブランチメトリックおよびステートメトリック(BM1、BM2、SM1、SM2)は、それぞれ図中に示すように、加算回路61、62で加算される。ACS回路63は、加算回路61、62の加算結果S61、S62を比較し、これらの内の小さい方を選択して出力する。ACS回路63において選択された最小ステートメトリックS63は、次の時点における状態に対応するステートメトリックとなる。ステートメトリック記憶回路64は、最小ステートメトリックS63を記憶しする。ステートメトリック記憶回路64から出力され、各符号系列に対応するその時点の状態のステートメトリックは、次の時点における、ビタビ復号装置6への入力信号SM1、SM2となる。

【0007】ステートメトリック記憶回路64の記憶容量、および、1ワードのビット数は有限である。従って、ステートメトリック記憶回路64に記憶されるステ

2

ートメトリックについて、各時点で算出されるブランチ メトリックを加算することにより生じるオーバフローを 防ぐため何らかの処理が必要となる。以下、ステートメ トリック記憶回路64といったステートメトリックを記 憶する回路の容量、あるいは、ワードのビット数をオー バーフローする事態を防止する処理を正規化と呼ぶ。

【0008】以下、一般的なステートメトリックの正規 化処理を説明する。一般的なビタビ復号装置における正 規化処理は、受信信号1シンボル分の処理を行うごと に、各符号系列に対応するステートメトリックの最小値 を求め、その最小値を各符号系列に対応するステートメ トリックそれぞれから減算することにより行われる。図 5は、一般的なステートメトリックの正規化回路7の構 成を示す図である。ACS回路71、72は、それぞれ*

SMi(t) = SMj(t-1) + BMji(t)

 $-min \{SM (t-1)\}$

ただし、SMi(t)は時点tにおける状態iのステー トメトリックの値、BMji(t)は、時点tにおい て、状態jから状態iへ遷移するパスに対するブランチ メトリック、min (SM(t)) は時点tにおける全 てのパスに対応するステートメトリックの内の最小値を 示す。

【0011】以下、ステートメトリックの最小値を求め る方法の例を説明する。以下に述べる方法は、あるステ ートメトリックが最小か否かを判断する方法である。図 6は、あるステートメトリックが最小か否かを判断する 演算回路20の例を示す図である。図6において、比較 回路201~206は、それぞれ入力端子a、bに入力 される異なる状態に対応するステートメトリックSM1 ~SM4の内の任意の組み合わせの内のいずれが小さい かを判断し、それぞれの入力aに入力される値が入力b に入力される値よりも小さい場合に論理値0を出力し、 その逆の場合に論理値1を出力する。最小値選択回路2 07は、否定論理回路と論理積回路からなる論理演算回 路であって、比較回路201~206の比較結果に基づ いて演算を行う。つまり最小値選択回路207は、ステ ートメトリック SM 1 が最小である場合には信号 S 2 0 7 a を論理値1にしてその他の信号を論理値0に、ステ ートメトリックSM2が最小である場合には信号S20 7 bを論理値1にしてその他の信号を論理値0に、ステ ートメトリックSM3が最小である場合には信号S20 7 cを論理値1にしてその他の信号を論理値0に、ステ ートメトリック SM4 が最小である場合には信号 S20 7 dを論理値1にしてその他の信号を論理値0にする。 [0012]

【発明が解決しようとする課題】上述のステートメトリ ックの正規化においては、取り扱う状態数の増加に伴っ てステートメトリックの最小値を求めることが時間的、 あるいは、回路構成の面で困難になるという問題があ る。以下、例を挙げてこの問題を説明する。例えば、ト 50 かわらずステートメトリックのオーバーフロー、あるい

*対応する符号系列のステートメトリックを算出する。減 算回路73、74は、ACS回路71、72で算出され たステートメトリックS71、S72から、最小値演算 回路77によって算出された最小値S77を減算して正 規化する。ステートメトリック記憶回路75、76は、 送受信回路73、74によって正規化されたステートメ トリックS73、S74を記憶する。最小値演算回路7 7は、ステートメトリック記憶回路75、76に記憶さ れたステートメトリックS75、76の中から最小値を 検出する。

4

【0009】ビタビ復号装置6における正規化の処理 は、次式で示される。

[0010]

【数1】

... (1)

ーナメント方式と呼ばれるステートメトリックの最小値 を求める方法がある。トーナメント方式においては、そ れぞれ入力される2つの符号系列に対応するステートメ トリックの内から値の小さい方を選択して出力する比較 回路を多段構成して、ステートメトリックの最小値を演 算(検出)する方法である。このトーナメント方式によ る最小値の演算においては、NOSをビタビ復号装置の 状態数とすると、(log。NOS)段の比較回路が必 要となり、演算時間は(比較回路1段の遅延時間×比較 回路の段数)となる。

【0013】従ってトーナメント方式においては、後述 する方法よりも回路規模が小さくなる反面、符号系列の 数(状態数)が増加した場合、最小値の検出が終わらな 30 いうちに次の受信信号が正規化回路に入力される可能性 が生じる。 つまり、受信信号 1 シンボルの時間内に最小 値を求める演算が終わらず、あるいは、演算が遅延する ことによって、最小値の値によっては正規化の結果、ス テートメトリックのアンダーフローが生じて正しい復号 が行われなくなってしまうという問題がある。

【0014】また例えば、上述したあるステートメトリ ックが最小か否かを判断する方法においては、複数の比 較回路の出力が演算回路に並列に入力される2段構成と なる。従って、この方法による演算遅延時間は、(比較 回路1段の遅延時間+論理回路の遅延時間)となり、演 算時間の問題からは上述のトーナメント方式よりも有利 となる。しかし、必要な比較回路の数は(NOS×(N ○S-1)/2)に、つまり状態数の2乗に比例するこ とになり、状態数の増加とともにトーナメント方式に比 べて相対的に回路規模が増大してしまうという問題があ

【0015】本発明は上述した従来技術の問題点に鑑み てなされたものであり、ビタビ復号装置のステートメト リック正規化回路を改良して、回路規模が小さいにもか

は、アンダーフローといった問題の発生を有効に防止することが可能なビタビ復号装置を提供することを目的とする。

[0016]

【課題を解決するための手段】上述した目的を達成する ために本発明のビタビ復号装置は、ビタビ復号を行う装 置であって、連続した時系列の受信信号の有する複数の 状態にそれぞれ対応したステートメトリックの最小値 を、実質的に所定の間隔を隔てた該受信信号のシンボル おきに順次求め、該最小値に基づいて該ステートメトリ ックそれぞれを正規化する正規化手段を有することを特 徴とする。また好適には、前記正規化手段は、少なくと も前記最小値を求める演算に要する時間だけ前記各ステ ートメトリックに遅延を与える遅延手段と、該遅延手段 により遅延された該各ステートメトリックにそれぞれ対 応する所定のブランチメトリックを加算する加算手段と を有し、該加算手段の加算結果に基づいて前記最小値を 求めることを特徴とする。また好適には、前記所定の間 隔は、少なくとも前記最小値を求める演算に要する時間 間隔であることを特徴とする。また好適には、前記遅延 は、前記受信信号の状態数に対応して変更されることを 特徴とする。本発明のビタビ復号方法は、ビタビ復号を 行う方法であって、連続した時系列の受信信号の有する 複数の状態にそれぞれ対応したステートメトリックの最 小値を、少なくとも該最小値を求める演算に要する間隔 を隔てた該受信信号のシンボルおきに順次求め、該最小 値に基づいて該ステートメトリックそれぞれを正規化す* *ることを特徴とする。

[0017]

【作用】各状態に対応するステートメトリックからステートメトリックの最小値を減算するタイミングを、ステートメトリックの最小値の検出に係る演算に要する時間だけ遅延することにより、該演算を行う時間に余裕を持たせる。また、該遅延を与えた後の各ステートメトリックそれぞれに、その時点で算出されたブランチメトリックを加算して、これらの値に基づいて最小値を検出することにより、受信信号の各シンボルごとに正規化を行った場合と同等の数値を減算する。

6

[0018]

【実施例】まず、本発明のビタビ復号装置の原理を説明する。本発明のビタビ復号装置においては、受信信号1シンボルの復号処理を行うたびにステートメトリックの正規化を行う場合であって、このステートメトリックの正規化の際に必須な最小値の検出演算が受信信号1シンボル分の時間内に完了しない場合を前提とする。本発明のビタビ復号装置は上記の場合に対処するために、各状態に対するステートメトリックからステートメトリックの最小値を減算して正規化するタイミングを、ステートメトリックの最小値の検出演算に要する時間、例えば受信信号数シンボル分の時間だけ遅延する。受信信号1シンボル分の遅延を与えた場合の復号装置の各部の信号は、次式で表される。

[0019]

【数2】

ただし、i, j, tは、整数であり、SMi (t) は、時点tにおける状態iに対応する正規化されたステートメトリック (SM)、SMj (t-1) は、時点t-1 における状態jに対応するステートメトリック、BMj i (t) は、時点tにおいて、状態jから状態iに遷移するパスに対応するブランチメトリック (BM)、mi※

30%n $\{SM(t-2)\}$ は、時点t-2におけるステートメトリックの最小値を示す。

【0020】式2から分かるように、式2中のSMj (t-1) は、次式のように展開することができる。 【0021】

【数3】

SMi(t) = SMk(t-2) + BMkj(t-1)

-min (SM(t-3))

+BMji(t)-min(SM(t-2)) ... (3)

【0022】さらに、式3を次式のように並びかえる。 ★【数4】

[0023]

★40

【0024】式4に示したような演算(正規化)を行った場合、式4の第5項[min {SM(t-3)}]の値によっては計算結果SMi(t)が負の値となり、ステートメトリックの値にアンダーフローが起こってしまう。このアンダーフローを防止するため、式4の第5項☆

☆ [min {SM (t-3))] を省略して次式の正規化を行う。

[0025]

【数5】

【0026】ここで、式5において次式の△SMk(t * [0027] 【数6】 -2) は負の数にならない。

 $\Delta SMk (t-2) = SMk (t-2) - min \{SM (t-2)\}$

【0028】従って、式5に示した正規化によってステ ートメトリックのアンダーフローは起こらない。また、 一般的にビタビ復号装置の状態遷移ダイヤグラム(トレ リス)上においては、受信信号の4~5シンボル分の区 間で各状態へのパスが収束する。従って、式6の△SM k (t-2)の値は、通常髙々ブランチメトリックの4 ~5倍程度となる。逆に、各状態へのパスが収束しない※

 $0 \le SMi(t) \le SMmax$

【0031】式7より、ステートメトリックの記憶装置 の容量、あるいは、1ワードが、SMmaxの値を記憶 した場合にオーバーフローを生じなければ、オーバフロ ー、および、アンダフローを起こすことなく正規化が可 能であることを示している。

【0032】以上、ステートメトリックの最小値を求め る演算が受信信号1シンボル分の時間を要する場合につ★

> $SMi(t) = SMi_1(t-n)$ $+BMi_1i_2(t-n)$

 $+BMi_{2}i_{3}(t-(n-1))$

 $+BMi_{(n-1)}i_n(t-1)$ $-min \{SM (t-n)\}$... (8)

【0034】以下、本発明の実施例を説明する。本発明 のビタビ復号装置1は、例えば衛星通信等の受信信号の S/N比の改善が困難な通信システムに使用される装置 であって、上述したステートメトリックの最小値の検出 に受信信号1シンボル分の時間を要する場合に対応する 式5に基づいて構成されたものである。図1は、ビタビ 復号装置1の構成を示す図である。図1において、メト リック計算回路10は、連続して時系列に入力される受 信信号(入力データ)に基づいて、受信信号のシンボ ル、および、n個の状態ごとにブランチメトリックBM i (1≤i≤n) を順次算出する。ACS回路11は、 メトリック計算回路10で算出されたブランチメトリッ クBMiに基づいて、ある状態に合流するそれぞれのパ スに対し、受信信号のシンボルとそれらのパスとのユー クリッド距離(ブランチメトリック)を順次算出し、ま た、それまでのブランチメトリックの累積和(ステート メトリック)を順次算出する。上記ユークリッド距離の 算出、および、ステートメトリックの算出の後、これら の値を比較し、最も尤度の高いパス、つまり、最もステ ートメトリックの値の小さいパスを順次選択して、この パスに対応するステートメトリックおよびブランチメト リックの値を正規化回路2に順次入力する。なおACS 回路11は、後述のように、n個の状態それぞれに対応 50 に対応するのもであることを示す。

※場合は、生き残りパス上のステートメトリックの差が小 さいことを意味する。従って、この場合においても式6 $oldsymbol{O}$ $oldsymbol{O}$ o

... (6)

【0029】以上のことから、所定の定数SMmaxを 用いて次のことが導ける。

[0030]

【数7】

... (7)

★いて説明した。同様に、上述の正規化方法は、ステート メトリックの最小値を求める演算が、受信信号の任意の n シンボル分の時間を要する場合についても拡張可能で ある。受信信号nシンボル分の時間を要する場合の正規 化方法は、一般的に次式で表される。

[0033]

【数8】

して設けられ、それぞれ状態に対応するステートメトリ ック SMiおよびブランチメトリック BMiを算出する 30 ACS回路 $11_1 \sim 11_n$ の各部分から構成される。 【0035】正規化回路2は、ACS回路11から入力 されるステートメトリックを正規化してステートメトリ ック記憶回路15に入力して記憶させる。ステートメト リック記憶回路15は、ACS回路11から入力される 正規化されたステートメトリックを記憶し、これらの値 を正規化回路2およびACS回路11における処理のた めに提供する。パスメモリ18は、各パスの情報を記憶 し、この情報を最尤復号判定回路17の処理のために提 供する。最尤復号判定回路17は、ステートメトリック 記憶回路15に記憶される各ステートメトリック、およ び、パスメモリ18に記憶される各パスの情報に基づい て最尤パスを判定し、復号データを生成して出力する。 なお各図において、各部分間の接続に付されたSxx は、対応する部分の入出力信号を示す。 【0036】図2は、図1に示したビタビ復号装置1の 内、ステートメトリックの正規化に関する部分の構成を 示す図である。なお、各符号に付した1~nの下添字

は、図2に示したもの、あるいは、図示を省略したビタ

ビ復号装置1の各部分であって、受信信号の状態1~n

0)

【0037】正規化回路2は、それぞれ受信信号の状態 1~nに対応する減算回路 12₁~12_n、遅延回路 1 3,~13,、加算回路14,~14,、および、各状 態で共通の最小値検出回路16から構成される。ACS 回路 $11_1 \sim 11_n$ は、上述の n 個の状態に対応するス テートメトリック SM i およびブランチメトリック BM i (1 \leq i \leq n) を算出して、それぞれ減算回路 1 2_1 ~12。および加算回路14,~14。に入力する。減 算回路 1 2₁ ~ 1 2_n は、ACS回路 1 1₁ ~ 1 1_n か ら入力される信号から最小値検出回路16で検出される ステートメトリックの最小値を減算して正規化する。遅 延回路13,~13,は、減算回路12,~12,から 入力されるステートメトリックに対して、最小値検出回 路16における最小値検出演算に必要な時間、例えば受 信信号1シンボル分の時間の遅延を与えて加算回路14 1~14。に入力する。加算回路141~14。は、遅 延回路 $13_1 \sim 13_n$ から入力されるステートメトリッ クに、その時点でACS回路 1 1₁ ~ 1 1_n により生成 されたブランチメトリックを加算して、ステートメトリ ック記憶回路15、~15。に入力して記憶させる。 【0038】ステートメトリック記憶回路 $15_1 \sim 15$ 。は、それぞれ図1に示したステートメトリック記憶回 路15を構成するメモリであって、上述した定数SMm ax以上の容量を有し、加算回路14₁~14_nから出 力されるステートメトリックを記憶する。最小値検出回 路16は、受信信号のn個の状態に共通に設けられ、ス テートメトリック記憶回路 $15_1 \sim 15_n$ から入力され

れるかを問わない。 【0039】以下、図1、図2、および、式5を参照してビタビ復号装置1の動作を説明する。メトリック計算回路10は受信信号(入力データ)に基づいて、n個の状態ごとにブランチメトリックBMを順次算出してACS回路11に入力する。ここで、ACS回路11に入力されるブランチメトリックBMは、式5のBMji

るステートメトリックの内から最小値を検出して、減算

それぞれハードウェア的に構成されるか、あるいは、計

算機上に同等の機能を有するソフトウェアとして実現さ

回路121~12点に入力する。以上述べた各部分は、

(t) に相当し、ステートメトリックSMは、式5のSMj (t-1) に相当する。ACS回路11に含まれるACS回路11 $_1$ ~11 $_n$ は、それぞれ対応する状態i に対応するステートメトリックSMiおよびブランチメトリックBMiを算出して、それぞれ信号S11 $_1$ ~ S11 $_1$ ~ S11 $_1$ ~ Lして減算回路1 $_1$ ~ 12 $_1$ ~ 13 $_1$ ~ CSI1 $_1$ ~ Lして減算回路1 $_1$ ~ 12 $_1$ ~ 14 $_1$ ~ LOT 对 する。この場合、信号S11 $_1$ ~ 11 $_1$ は、ACS回路11に入力されたブランチメトリックが素通しされたもの、すなわち、式5のBMji (t) に相当し、信号S11 $_1$ ~ 11 $_1$ 。 SMj (t-1) + BMji (t) に相当する。

10

【0041】信号S131~13nは、加算回路141 ~14 において、それぞれ最小値検出回路16におい て該時点のステートメトリックの最小値(S16)が減 算され、信号S14,~S14。として最小値検出回路 16に入力される。ここで、信号S16は、式5のmi n (SM (t-2)) に相当し、信号S14₁ ~S14 n は、SMi (t)に相当する。信号S141~S14 $_n$ は、ステートメトリック記憶回路 $15_1 \sim 15_n$ に記 憶され、受信信号 1 シンボル分の時間の後に読み出さ れ、最小値検出回路16に入力される。ここで信号S1 5,~15。は、式5のSMi(t-1)に相当する。 以上の各動作により、図2に示した各部分はステートメ トリックの正規化を行う。最尤復号判定回路17は、以 上のように正規化されたステートメトリック、および、 パスメモリ18に記憶された各パスの情報に基づいて復 号を行い、復号データとして出力する。

【0042】以下、最小値検出回路16の構成を説明する。図3は、図2に示した最小値検出回路16の構成例を示す図である。最小値検出回路16は、状態数8(n=8)の場合のいわゆるトーナメント方式による最小値検出回路である。図3において、比較回路161~167は、それぞれ入力される2つのステートメトリックの値の内、いずれか小さい方を選択して出力する。

【0043】以下、最小値検出回路16の動作を説明す る。比較回路161~163は、それぞれ入力されるス テートメトリックSM1とSM2、SM3とSM4、S M5とSM6、SM7とSM8を比較して値の小さい方 を出力する。比較回路165は、比較回路161、16 2から入力されるSM1とSM2の内のいずれか値の小 さい方、および、SM3とSM4の内のいずれか値の小 さい方を比較回路167に入力する。比較回路166 は、比較回路165、166から入力されるSM4とS M5の内のいずれか値の小さい方、および、SM7とS M8の内のいずれか値の小さい方を比較回路167に入 力する。比較回路167は、比較回路165、166か ら入力されるステートメトリックの内、いずれか小さい 方を選択してS167として出力する。この信号S16 7は、図2の減算回路121~12 に入力される。最 小値検出回路16は、上述のように演算に要する時間が 長いという短所がある。しかし上述のようにビタビ復号

装置1は、最小値検出回路16をビタビ復号装置1に適用した場合であって、最小値検出回路16の演算時間が受信信号1シンボル分の時間を超える場合にも正常なステートメトリックの正規化処理が可能であり、従って正常な受信信号の復号が可能である。


【0044】本発明のビタビ復号装置によれば、例えばトーナメント方式による最小値演算回路のように、演算時間が長い回路もステートメトリックの最小値検出に使用できる。従って、並列に全てのステートメトリックの組合せに対して比較する場合に比べて回路規模を格段に 10小さく構成できる。また、安価な汎用加算回路を用いて、高速動作が可能なステートメトリック正規化回路を構成することができる。

【0045】なおビタビ復号装置1が使用される伝送路の状態により、受信信号の状態数を変更するように構成してもよく、この場合には、状態数の変更に伴って図3に示した最小値検出回路16の段数を変更するように構成してもよい。最小値検出回路16の段数が変更された場合、最小値検出回路16の処理時間も変わるので、遅延回路131~13 元 それぞれの遅延時間を変更するように構成してもよい。上述した実施例に述べた、本発明のビタビ復号装置は、例えば最小値検出回路16の代わりに従来の技術で説明した演算回路20を使用する等、種々の構成をとることができる。また、上述のように、ステートメトリックの最小値の検出演算が受信信号1シンボル分以上の時間を要する場合にも、遅延時間を加減することにより対応可能である。

[0046]

【発明の効果】以上述べたように本発明のビタビ復号装置によれば、ステートメトリックの正規化処理において、ステートメトリックの最小値検出演算に受信信号1シンボル分以上の遅延を許容することができる。従って、該最小値の演算に、例えばトーナメント方式のよう

【図3】



12

に演算時間の大きい方法が使用可能であるため、回路規模の大幅な縮小が可能である。また、従来のビタビ復身装置と比較して、最小値の演算時間の条件が緩和されるので、設計しやすい。また、最小値演算回路の演算速度にその他の回路が拘束されることがないので、より高速のシステム設計が可能になる。また、従来のビタビ復号装置と異なり、ステートメトリックの最小値の検出を行う演算回路に高速の特殊部品を用いる必要がないので、ビタビ復号装置の製造コストを低減することができる。

【図面の簡単な説明】

【図1】本発明のビタビ復号装置の構成を示す図である。

【図2】図1に示した本発明のビタビ復号装置の内、ステートメトリックの正規化に関する部分の構成を示す図である。

【図3】図2に示した最小値検出回路の構成例を示す図である。

【図4】一般的なビタビ復号装置の構成を示す図である。

20 【図5】一般的なステートメトリックの正規化回路の構成を示す図である。

【図6】あるステートメトリックが最小か否かを判断する演算回路の例を示す図である。

【符号の説明】

 1・・・ビタビ復号装置、10・・・メトリック計算回路、2・・・正規化回路、11,111~11

 路、2・・・正規化回路、11,111~11

 ACS回路、121~12

 13n·・・遅延回路、141~14


 路、15,151~15


 30 憶回路、16・・・最小値検出回路、161~167・・・・


 ・・・比較回路、17・・・最尤復号判定回路、18・・・

 パスメモリ


【図4】







【図6】



<u>20</u>